مِخبارMIKHBAR
الذكاء الاصطناعي

معالج RISC-V 32-بت يُدمج في أوزان نموذج Qwen 3.5 4B

مشروع تجريبي يحوّل نموذج لغة كبير إلى نظام حوسبة ذاتي عبر دمج معالج كامل في بنيته الداخلية.

معالج RISC-V 32-بت يُدمج في أوزان نموذج Qwen 3.5 4B

دمج معالج حاسوبي في بنية النموذج

كشفت منصة Tom's Hardware عن مشروع تجريبي جديد يحمل اسم Qwenputer، طوره مهندس الذكاء الاصطناعي Divyansh Agrawal. يعتمد هذا المشروع على دمج معالج RISC-V بمعمارية 32-بت مباشرةً داخل أوزان نموذج اللغة الكبير Qwen 3.5 4B. لا يتم هذا الدمج عبر التدريب التقليدي، بل من خلال حساب كل وزن بواسطة مُجمِّع (Compiler)، مما يعني أن طبقات المعالج المضافة (11 طبقة تحويلية) تسبق طبقات النموذج الأصلي دون أي تعلم ذاتي للأوزان.

معالج RISC-V 32-بت يُدمج في أوزان نموذج Qwen 3.5 4B
صورة مرتبطة بالخبر من Tom's Hardware · المصدر: Tom's Hardware

استخدام الأوزان كذاكرة عشوائية

يواجه المشروع تحدياً تقنياً يتمثل في توفير مساحة تخزين مؤقتة لتشغيل البرامج. حلّ Agrawal هذه المشكلة باستخدام حالة Gated DeltaNet (GND) الخاصة بنموذج Qwen كذاكرة عشوائية (RAM). وصف المطور هذه التقنية بأنها "حيلة ذكية"، مشيراً إلى أن استخدام "الأوزان السريعة" كذاكرة ليس مفهوماً جديداً، لكن تطبيقه على تعديل نموذج Qwen 3.5 بهذه الطريقة يُعد أمراً غير مسبوق. يتيح هذا التصميم للنموذج إرسال التعليمات وقراءتها دون الحاجة إلى استدعاء أدوات أو بيئات تشغيل خارجية.

دقة الحسابات وتشغيل الأكواد البرمجية

يوفر المعالج المدمج قدرة على تنفيذ عمليات حسابية دقيقة، مما يتغلب على الضعف المعروف في نماذج اللغة الكبيرة في التعامل مع العمليات الحسابية المعقدة. أكد Agrawal أن المعالج المدمج يجتاز اختبارات riscv-tests الرسمية، وأن برامجه تتطابق مع محاكي qemu. كما أشار إلى أن النظام نجح في تنفيذ 18 مليون تعليمات بشكل حر دون تسجيل أي خطأ، مما يعزز موثوقية التنفيذ الداخلي.

معالج RISC-V 32-بت يُدمج في أوزان نموذج Qwen 3.5 4B
صورة مرتبطة بالخبر من Tom's Hardware · المصدر: Tom's Hardware

تشغيل أنظمة تشغيل وألعاب

تتجاوز قدرات Qwenputer مجرد الحسابات لتصل إلى تشغيل لغات برمجة كاملة. يدعم النظام تشغيل كود C وMicroPython مباشرة على المعالج الداخلي. كما نجح المطور في تشغيل لعبة DOOM على المستوى الأول (E1M1)، وإن كان ذلك ببطء شديد بسبب محدودية الموارد المتاحة داخل أوزان النموذج. يُظهر هذا الإنجاز إمكانية تحويل نماذج الذكاء الاصطناعي إلى بيئات حوسبة مستقلة قادرة على تنفيذ مهام برمجية معقدة.

معالج RISC-V 32-بت يُدمج في أوزان نموذج Qwen 3.5 4B
صورة مرتبطة بالخبر من Tom's Hardware · المصدر: Tom's Hardware

إضافة نظام ملفات دائم

لم يكتفِ المطور بدمج المعالج، بل أضاف نظام ملفات بسيطاً لتخزين البيانات. يعتمد هذا النظام أيضاً على حالة DeltaNet كوسيط تخزين، حيث يوفر 1024 خانة يمكن أن تستوعب حتى 512 ملفاً. تتميز هذه الميزة بأنها دائمة (Persistent) إذا تم حفظ حالة النموذج في نهاية المحادثة، مما يسمح للمستخدمين بالاحتفاظ بالبيانات والملفات بين الجلسات المختلفة دون فقدانها.

المتطلبات التقنية وحجم النموذج

تسببت الإضافات الجديدة في تضاعف حجم النموذج الأصلي تقريباً، ليصل حجم Qwenputer إلى ما يقرب من 19 غيغابايت. نتيجة لذلك، يوصي المطور باستخدام محطة عمل (Workstation) مجهزة بذاكرة فيديو (VRAM) بسعة 24 غيغابايت أو أكثر لتجربة النموذج بكفاءة. تعمل حالياً جهود لتحسين كفاءة البرمجة وتسريع عمليات التنفيذ، نظراً لأن الأداء الحالي يظل بطيئاً مقارنة بالأنظمة التقليدية.

معالج RISC-V 32-بت يُدمج في أوزان نموذج Qwen 3.5 4B
صورة مرتبطة بالخبر من Tom's Hardware · المصدر: Tom's Hardware

النشر المفتوح والتطبيقات المستقبلية

يُعد Qwenputer مشروعاً تجريبياً يهدف إلى استكشاف حدود ما هو ممكن في دمج الحوسبة مع نماذج اللغة، وليس حلاً لمشكلة محددة. رغم ذلك، يثير المشروع أسئلة مثيرة حول التطبيقات العملية المحتملة. يمكن للمستخدمين الوصول إلى الكود المصدري المشروع تحت رخصة MIT عبر GitHub، وتحميل النموذج المعدل من منصة Hugging Face للتجربة والتعديل.

المصادر

  • Tom's HardwareAI model gets a 32-bit RISC-V CPU compiled directly into its weights, then runs DOOM on it — experimental AI model can run Doom and C code using its own weights as RAM

تابع التسلسل الزمني

تغطية الكيانات المرتبطة